

|                |                |
|----------------|----------------|
| Cognome e Nome |                |
| Matricola      |                |
| Data           | 17 Giugno 2025 |


## Prova Scritta di Complementi di Elettronica II

17 Giugno 2025

Sia  $V_{DD}=1.2V$  e si assumano i seguenti parametri tecnologici per i MOSFET:

| Parametro            | n-MOSFET | p-MOSFET |
|----------------------|----------|----------|
| $V_{TO}[V]$          | 0.35     | -0.35    |
| $\beta'[\mu A/V^2]$  | 180      | 120      |
| $\gamma[V^{1/2}]$    | 0.0      | 0.0      |
| $L_{MIN}[\mu m]$     | 0.12     | 0.12     |
| $C_{ox}[fF/\mu m^2]$ | 17       | 17       |
| $C_{GS0}[fF/\mu m]$  | 0.45     | 0.45     |
| $C_{J0}[fF/\mu m^2]$ | 1.75     | 1.75     |

Si riportino negli spazi bianchi all'interno del testo l'espressione analitica ed il valore numerico dei risultati.



Il circuito in figura rappresenta una cella di memoria RAM dinamica a tre transistori ed i transistori M1 ed M3 hanno dimensionamento minimo  $W=L=L_{MIN}$ , mentre M2 ha dimensionamento  $L=L_{MIN}$  e  $W=2L_{MIN}$ . Le *bitline* sono costituite da interconnessioni di cui sono noti i seguenti parametri: altezza  $H=0.15\mu m$ , larghezza  $W=0.2\mu m$ , spessore del dielettrico  $T_{di}=0.09\mu m$  e  $\epsilon_{di}=3.45 \cdot 10^{-13} F/cm$ . La capacità  $C_{BL}$  delle *bitline* è dovuta alla capacità per unità di lunghezza delle interconnessioni e alla capacità prodotta da ogni cella connessa alla *bitline*. Il contributo di capacità prodotto da M1 oppure M3 sulle *bitline* può essere stimato come pari alla capacità della giunzione, assumendo  $L_{SD}=2L_{MIN}$ .

- 1) (6 Punti). Si calcoli la capacità per unità di lunghezza della interconnessione che realizza la *bitline* e la capacità  $C_{cell}$  prodotta da ogni cella connessa alle *bitline*, sapendo che la lunghezza delle regioni di *source/drain* è  $L_{SD}=2L_{MIN}$ .

Noto che la singola cella di memoria è approssimativamente quadrata e occupa un'area pari a  $0.49\mu m^2$ , si calcoli il massimo numero  $N_{BL}$  di celle di memoria che è possibile connettere alla *bitline* affinché la capacità della *bitline* sia minore o uguale ad  $0.5pF$ .

# Soluzione della Prova Scritta di Complementi di Elettronica II

17 Giugno 2025

- 1) La capacità per unità di lunghezza della *bitline* è data da:

$$c = \frac{\epsilon_{ox}}{T_{ox}} W + \frac{2\pi\epsilon_{ox}}{\ln[(4T_{ox} + H)/H]} = 0.254 \text{ fF}/\mu\text{m}$$

Inoltre, siccome M1 ed M3 hanno dimensionamento minimo ed la lunghezza delle regioni di diffusione di *source* e *drain* vale  $L_{SD}=2L_{MIN}$ , la capacità  $C_{cell}$  prodotta da ogni cella connessa alle *bitline* risulta

$$C_{cell} \approx 2L_{MIN}^2 C_{j0} = 50.4 \text{ aF}$$

Per calcolare il massimo numero di celle connesse alle *bitline* compatibili con una capacità di  $0.5 \text{ pF}$ , partiamo notando che, siccome la cella di memoria è quadrata ed ha un'occupazione d'area pari a  $0.49 \mu\text{m}^2$ , allora il lato della cella deve essere  $0.7 \mu\text{m}$ . La capacità complessiva  $C_{0.7}$  che corrisponde ad un tratto di *bitline* lungo  $0.7 \mu\text{m}$  vale pertanto  $C_{0.7} = 0.7 \cdot c + C_{cell} = 0.228 \text{ fF}$ , in quanto comprende la  $C_{cell}$  di una cella di memoria. Il massimo numero di celle che è possibile connettere ad una *bitline* del settore per avere una capacità minore di  $0.5 \text{ pF}$  vale quindi  $N_{BL} = 0.5 \text{ pF} / C_{0.7} \approx 2192$ .

- 2) Supponendo che la polarizzazione della *word line* di scrittura *WWL* sia pari  $V_{DD}$ , allora la tensione  $V_X$  corrispondente alla scrittura di un UNO logico pari a  $V_{X,1} = V_{DD} - V_{T0} = 0.85 \text{ V}$ , dove si è usato  $V_{T0}$  per la soglia di M1 perché si ha  $\gamma=0$  nella tabella dei parametri dei transistori.

Durante la scrittura di uno ZERO logico avremo la *WWL* polarizzata a  $V_{DD}$  e la *bitline* polarizzata a massa, mentre  $V_X$  rappresenta la tensione di *drain* del transistor M1 attraverso il quale si scarica il nodo X. Il transitorio è quasi uguale al transitorio di discesa di un invertitore CMOS, ad eccezione del fatto che la  $V_{DS}$  iniziale di M1 è  $V_{DSI} = V_{X,1} = V_{DD} - V_{T0} = 0.85 \text{ V}$  invece di  $V_{DD} = 1.2 \text{ V}$ . In particolare, siccome  $V_{DSI} = V_{DD} - V_{T0}$ , durante il transitorio M1 lavora sempre in regione triodo. Usando i noti risultati del transitorio di discesa dell'invertitore, il tempo di discesa può essere valutato come

$$t_{w0} = \frac{2C_S}{1 \cdot \beta'_n} \frac{1}{2(V_{DD} - V_{T0})} \ln \left[ \frac{V_{DSI}}{V_{DSF}} \frac{2(V_{DD} - V_{T0}) - V_{DSF}}{2(V_{DD} - V_{T0}) - V_{DSI}} \right]$$

dove  $C_S = 2C_{M1} = 0.70 \text{ fF}$  (con  $C_{M1} = (L_{MIN}^2 C_{ox} + 2L_{MIN} C_{GS0}) \approx 0.35 \text{ fF}$ ),  $S_{n,M1} = 1$  è il dimensionamento di M1,  $V_{DSI} = 0.85 \text{ V}$  e  $V_{DS}$  è infine specificato nel testo come  $V_{DSF} = 0.1V_{DD} = 0.12 \text{ V}$ . Sostituendo i valori numerici, otteniamo  $t_{w0} \approx 11.9 \text{ ps}$ .

- 3) Durante la fase di ritenzione è il transistor M1 che, a causa della sua  $I_{off}$ , può scaricare la capacità  $C_S$  di immagazzinamento dell'informazione. Si supponga che sul nodo X sia memorizzata la tensione  $V_{X,1} = 0.85 \text{ V}$  corrispondente ad un UNO logico e che la BL1 sia a massa. In queste condizioni M1 ha una  $V_{DS}$  iniziale pari  $V_{X,1} = 0.85 \text{ V}$  mentre ha  $V_{GS} = 0$ . In tali condizioni la sua corrente di sotto-soglia vale

$$I_{off} = S I_{sbth} \exp \left( -\frac{V_{T0}}{m_s V_{th}} \right) = 15.9 \text{ pA}$$

La scarica della capacità  $C_S$  avviene con una corrente  $I_{off}$  costante, almeno fino a quando  $V_{DS}$  rimane maggiore di tre o quattro volte  $V_{th} = 26 \text{ mV}$ , quindi il tempo di degrado della tensione  $V_X$  si trova dividendo semplicemente la variazione di carica per la corrente di perdita. Pertanto otteniamo

$$t_{50\%} = \frac{0.5 C_S V_{X,1}}{I_{off}} \approx 94 \mu\text{s}$$